Dune cdr the Single-Phase Protodune

Chapter 2: Detector components
2–52
Table 2.6: Electronics components and quantities
Element
Quantity
Channels per element
TPC
1
15,360
APA
6
2,560
Front-End Mother Board (FEMB)
120, 20 per APA
128
FE ASIC chip
120 × 8, 8 per FEMB
16
ADC ASIC chip
120 × 8, 8 per FEMB
16
FEMB FPGA
120, 1 per FEMB
128
Cold cable bundles
120, 1 per FEMB
128
Signal flange
6, 1 per APA
128 × 20 (i.e., 2,560)
CE feedthrough
6, 1 per APA
128 × 20
Warm interface boards (WIB)
30, 5 per APA
(128 × 20) /5 (i.e., 512)
Warm interface electronics crates (WIEC)
6, 1 per APA
128 × 20
Power and timing cards (PTC)
6, 1 per APA
128 × 20
Passive backplane (PTB)
6, 1 per APA
128 × 20
LV power mainframe
2
7,680
LV supply modules
6, 1 per APA
128 × 20
Wire-bias mini-crate
2
7,680
Wire-bias supply modules
6, 1 per APA
128 × 20
•
Be constructed only from materials that are compatible with high-purity LAr;
•
Provide sufficient precision and range in the digitization to:
–
Discriminate electrons from photon conversions;
–
Optimize the reconstruction of high- and low-energy tracks from accelerator-neutrino
interactions;
–
Distinguish a Minimum Ionizing Particle (MIP) from noise with a signal-to-noise ratio
>
9:1; and
–
Measure ionization up to 15 times that of a MIP particle, so that stopping kaons from
proton decay can be identified;
•
Ensure that all power supplies have:
–
Local monitoring and control;
–
Remote monitoring and control through DAQ; and
–
Over-current and over-voltage protection circuits;
ProtoDUNE Single-Phase Technical Design Report

---

Chapter 2: Detector components
2–53
•
And ensure that the CE feedthroughs are able to withstand twice their nominal operating
voltages with a maximum specified leakage current in 1-atm argon gas.
2.6.2
Grounding and shielding
To avoid structural ground loops, the APA frames described in Section 2.2.4 are insulated from
each other. Each frame is electrically connected to the cryostat at a single point on the CE
feedthrough board in the signal flange where the cables exit the cryostat. Mechanical suspension
of the APAs is accomplished using insulated supports.
The analog portion of the FEMB contains eight front-end (FE) ASICs configured as 16-channel
digitizing charge amplifiers. Input amplifiers on the ASICs have their ground terminals connected
to the APA frame. All power-return leads and cable shields are connected to both the ground
plane of the FEMB and to the signal flange.
Filtering circuits for the APA wire-bias voltages are locally referenced to the ground plane of the
FEMBs through low-impedance electrical connections. This approach ensures a ground-return
path in close proximity to the bias-voltage and signal paths. The close proximity of the current
paths minimizes the size of potential loops to further suppress noise pickup.
Photon detector signals, described in Section 2.7, are carried directly on shielded, twisted-pair
cables to the signal flange. The cable shields are connected to the cryostat at a second feedthrough,
the PDS feedthrough, and to the PCB shield layer on the photon detectors. There is no electrical
connection between the cable shields and the APA frame except at the signal flange.
The frequency domain of the TPC wire and photon detector signals are separate. The wire readout
digitizes at 2 MHz with < 500 kHz bandwidth at 1 µsec peaking time, while the photon readout
operates at 150 MHz with > 10 MHz bandwidth. They are separated from the clock frequency
(50 MHz) and common noise frequencies through the FE ASIC and cabling designs. All clock
signals are transmitted differentially with individual shield to avoid the interference to power lines.
2.6.3
Distribution of APA wire-bias voltages
Each side of an APA includes four wire layers as described in Section 2.2.2. The innermost X-plane
layer of wires is nominally biased at +820 Volts, with each wire AC coupled to one of the 128 charge
amplifier circuits on the FEMB. The V-plane wire layer is effectively biased at zero volts, with each
wire directly connected to one of the charge amplifier circuits. The U-plane wire layer is nominally
biased at −370 Volts with each wire AC-coupled to one of the 128 charge amplifier circuits. The
outermost G-plane wire layer, which has no connection to the charge amplifier circuits, is biased
at −665 Volts.
Electrons passing through the wire grid must drift unimpeded until they reach the X-plane col-
lection layer. The nominal bias voltages are predicted to result in this electrically transparent
ProtoDUNE Single-Phase Technical Design Report

---

Chapter 2: Detector components
2–54
configuration.
As described in Section 2.2.5 the filtering of wire-bias voltages and AC coupling of wire signals
passing onto the charge amplifier circuits is done on Capacitance-Resistance (CR) boards that plug
in between the APA wire-board stacks and FEMBs. Each CR board includes single R-C filters
for the X- and U-plane wire-bias voltages. In addition, each board has 48 pairs of bias resistors
and AC coupling capacitors for X-plane wires, and 40 pairs for the U-plane wires. The coupling
capacitors block DC while passing AC signals to the CE motherboards.
Figure 2.33: APA wire bias schematic diagram, including the Capacitance-Resistance (CR) board.
Separate CR boards include a single R-C filter for the G-plane wires and 12 pairs of bias resistors
and coupling capacitors. Groups of four wires are tied together to share single bias resistors and
filter capacitors. These CR boards do not connect to the charge amplifier circuits on the FEMB.
Clamping diodes limit the input voltage received at the amplifier circuits to between 1.8V ± U_D,
where U_D is the breakdown voltage of the diode ∼0.7V. The amplifier circuit has a 22-nF coupling
capacitor at input to avoid leakage current from the protection clamping diodes.
Coupling capacitors for the X-plane and U-plane wires are required to block DC bias voltages.
ProtoDUNE Single-Phase Technical Design Report

---