Dune cdr the Single-Phase Protodune

Chapter 2: Detector components
2–85
Timing
The timing system is required to provide a stable and phase-aligned master clock to all DAQ
components; synchronize external signals into the ProtoDUNE-SP clock domain and time-stamp
them; distribute synchronization, trigger and calibration commands to the DAQ system; and
conduct continuous checks of its own function. In addition, the timing system acts as a data
source, providing a record of triggers received, distributed, or throttled. The system is designed
to meet the full eventual requirements of the DUNE experiment, but needs only a subset of that
functionality for ProtoDUNE-SP.
An FPGA-based master unit receives a high-quality clock signal (from a quartz crystal oscillator or
external source) and external signals from the trigger system and SPS accelerator. It interfaces to
the ProtoDUNE-SP control and DAQ via a gigabit Ethernet interface. The master unit multiplexes
synchronization and trigger commands, along with arbitrary command sequences requested by
software, into a single encoded data stream, which is broadcast to all timing endpoints, and decoded
into separate clock and data signals. A uniform phase-aligned cycle counter, updating at the
ProtoDUNE-SP system frequency of 50 MHz, is maintained at all endpoints, allowing commands
to take effect simultaneously at all endpoints regardless of cable lengths or other phase delays.
The timing signal is broadcast via multi-mode optical fiber (for medium-distance connection to the
WIB crates on the detector) and LVDS signals are sent over twisted-pair cable (for short-distance
connection to RCEs, SSPs and FELIX modules). Optical signals are fanned out and recombined
using commercial 32:1 passive splitters, and active optical–LVDS converter boards further split
the signals for local distribution to endpoints.
Endpoints decode the timing signal into separate clock and data signals using a commercial clock-
data recovery ASIC [7], which in turn feeds a low-bandwidth phase-locked loop (PLL) in order
to remove any remaining jitter in the clock and provide phase adjustment. The data stream
employs 8b/10b encoding, ensuring sufficient transitions in the timing signal for clock recovery and
correct operation of optical links, and uses scrambling of idle patterns to minimize electromagnetic
interference (EMI). A common firmware block is used to decode the timing protocol, which is
incorporated into the overall firmware design of the receiving FPGA in each DAQ component.
Trigger
The baseline trigger solution for ProtoDUNE-SP is the Central Trigger Board (CTB). The triggers
expected for the CTB are a beam minimum-bias trigger, an electron beam trigger, and, if possible,
a π/K/p trigger will also be added. The CTB provides a means to select the most interesting
physics events during the beam spill and suppress inter-spill background events (or events so busy
to prohibit accurate reconstruction). The final trigger selection will be driven by ProtoDUNE’s
physics goals. The CTB is designed to receive triggers from various subsystems (Photon Detection
System, Beam Instrumentation, SPS spill signal, etc.). Up to 100 input channels are provided. It
combines these into a global trigger based on a configurable input mask (or more sophisticated
algorithm, if desired). It provides functionality to globally time-stamp triggers, keep event counts,
ProtoDUNE Single-Phase Technical Design Report

---

Chapter 2: Detector components
2–86
and provide artDAQ-compatible (see Section 2.9.7) header information with trigger type and error
conditions. Internally generated triggers and calibration pulses allow for testing the board itself
and the end-points receiving the trigger signals.
The CTB is based on the MicroZed development board [8], which comprises a Xilinx Zynq-
7000 System-on-Chip (SoC), 1-GB DDR3 RAM, Gigabit Ethernet, and 115 I/O ports. The
Programmable Logic of the Zynq-7000 is used to perform fast triggering operations, whilst the
Processing System is used to interface to the readout and controls systems.
Configuration and operation is performed using an XML file which is sent to the CTB. This allows
for fast reconfiguration of the CTB without the need for new firmwares. The file is used to both
configure the board and send start/stop/reset, etc., commands from the run control. The trigger
output format consists of a trigger type (physics/calibration/random), a time-stamp, the trigger
word, counter information and the values of the inputs causing the triggers. The trigger system
uses the timing system clock and global triggers are distributed via the timing system.
Beam Interface
The beam instrumentation is described in Section 6.3. The beam instrumentation DAQ and the
DAQ for ProtoDUNE-SP have separate timing systems. A common GPS clock is used to keep both
systems synchronized relative to each other. Global GPS timestamps are used in both systems to
match data sets. Data from the beam instrumentation are acquired continuously via a separate
DAQ path. Triggered data for ProtoDUNE-SP includes TPC, PDS, and beam instrumentation
data, as well as the timestamps and trigger information associated with each.
2.9.3
TPC data readout
The readout of the TPC wires, prior to being received by PCs in the back-end DAQ, consists of
CE on the APAs inside the cryostat and the warm electronics outside the cryostat on the flange.
CE data are received on the WIBs which are housed in the WECs, situated on the top of the
flanges.
Each WIB receives the data from four FEBs over sixteen 1.25-Gbps data lines, and multiplexes
these data to four 5-Gbps (or two 10 Gbps) lines that are sent over optical fibers to the DAQ.
Two systems are used to receive data from the WIBs. The default system is based on Reconfigurable
Computing Elements (RCE) and a proposed alternative system is based on the Front-End-Link-
EXchange (FELIX) technology.
ProtoDUNE Single-Phase Technical Design Report

---