Dune cdr the Single-Phase Protodune

Chapter 2: Detector components
2–69
connectors to the cold signal and LV power cables fitted between the compression plate on the cold
side, and sockets for the WIB on the warm side. Cable strain relief for the cold cables is supported
from the back end of the feedthrough.
S
F
P
 R
x
S
F
P
 T
x
Fanout
1:6
MUX
6:1
Prio.
Enc.
S
F
P
 R
x
ADN2814
Clock/Data
Recovery
Arria V FPGA
Fanout 1:4
Fanout 1:4
PLL
M
U
X
M
U
X
S
F
P
 T
x
Clock to 
FEMBs
Clock 
to MBs
Encoded
Control
to MBs
Reply Data
Reply enable
Control to 
FEMBs
Power/Timing Backplane
Primary Clock/Control Path
through PTC
Alternative Clock/Control Path
through WIB front panel
Laser Enable
Reply
Data
WIB
PTC
Encoded
Clock+
Control
MUX
Encoded clock/control
Figure 2.46: Power and Timing Card (PTC) and timing distribution to the WIB and FEMBs.
The PTC provides a bidirectional fiber interface to the timing system. The clock and data streams
are separately fanned-out to the five WIBs as shown in Figure 2.46. The PTC fans the clocks out
to the WIB over the PTB, which is a passive backplane attached directly to the PTC and WIBs.
The received clock on the WIB is separated into clock and data using a clock/data separator.
1 
Arria 5 GX/T 
WIB 
DC-DC 
Front 
Panel 
FEMB 0 
F
EMB
 1
  F
EMB
 2
 
F
EMB
 3
 
1.
5V 
2.
5V 
2.
8V 
3.
6V 
En
ab
le
 
Power in  
48V (~250W) 
DC-DC 
DC-DC 
B
ia
s 0
-3
 
linear 
To FEMBs 
Sense 
fuse 
PTC 
5
Fanout 
1:5 
12
V 
12V 
PTB 
48V/12V 
DC-DC 
Figure 2.47: LV power distribution to the WIB and FEMBs. 250 W is for a fully-loaded crate with the
majority of the power dissipated by the 20 cold FEMBs in the LAr.
The PTC also receives LV power for all cold electronics connected through the signal flange,
approximately 250W at 48V for a fully-loaded flange (one PTC, five WIB, and 20 FEMB). The
ProtoDUNE Single-Phase Technical Design Report

---

Chapter 2: Detector components
2–70
LV power is then stepped down to 12V via a DC/DC converter onboard the PTC and fanned out
on the PTB to each WIB, which provides the necessary 12V DC/DC conversions and fans the
LV power out to each of the cold FEMBs supplied by that WIB, as shown in Figure 2.47. The
majority of the 250W drawn by a full flange is dissipated in the LAr by the cold FEMB.
Each WIB contains a unique IP address for its UDP slow control interface. The IP address for the
WIB is derived from a crate and slot address: the crate address is generated on the PTC board via
dipswitches and the slot address is generated by the PTB slot, numbered from one to five. Note
that the WIBs also have front-panel connectors for receiving LV power; these can be used in place
of the LV power inputs on the PTB generated by the PTC.
The WIB is also capable of receiving the encoded system timing signals over bi-directional optical
fibers on the front panel, and processing these using either the on-board FPGA or clock synthesizer
chip to provide the 50 MHz clock required by the cold electronics.
Figure 2.48: Warm interface board (WIB). Note that front panel inputs include a LEMO connector and
alternate inputs for LV power.
The FPGA on the WIB is an Altera Arria V GT variant, which requires a 125 MHz clock for
its state machine that is provided by an on-board crystal oscillator. The GT variant of the
Arria V transceivers can drive the high-speed data to the DAQ system up to 10.3125 Gbps per
link, implying that all data from two FEMB (2×5 Gbps) could be transmitted on a single link.
ProtoDUNE Single-Phase Technical Design Report

---

Chapter 2: Detector components
2–71
However, it is planned to use a QSPF socket on the WIB to deliver ∼5 Gbps on four optical fiber
pairs (one fiber pair per FEMB: 20 Gbps total) to two Reconfiguable Computing Element (RCE)
DAQ modules described in Section 2.9. The WIB will also be capable of sending ∼10 Gbps on
two optical fiber pairs to the Front-End-Link-EXchange (FELIX) DAQ system also described in
Section 2.9. The FPGA has an additional Gbps Ethernet transceiver I/O based on the 125 MHz
clock, which provides real-time digital data readout to the slow control system.
2.6.7
External power and cables
The LV power to the FEMB and WIB is supplied by two Weiner PL506 mainframe power supplies.
The CE power-per-channel is about 25 mW in the LAr. Including power for the WIB, a fully loaded
WIB (one WIB plus four FEMBs) requires 12V and draws up to approximately 4 Amps. Therefore,
the full electronics for one APA (one PTC, five WIBs, and 20 FEMBs) requires 12V and draws
approximately 20A, for a total power of almost 250W, as described in Section 2.6.6.
Each PL506 LV power mainframe is configured with 3 MEH-30/60 modules which operate at 30-
60V/13.5A/650W maximum capacity. Using 10 AWG cable, an 0.8V drop is expected along the
cable with a required power of 306.12W out of 650W available. Therefore, one MEH-30/60 module
will supply the 250W to one APA at 48V, with the 48/12V conversion done by the PTC. Four
wires will be used for each module, two 10 AWG, shielded, twisted pair for the power and return,
two 20 AWG, shielded, twisted pair for the sense. Sense line fusing will be provided on the PTC
card. This fusing would serve as a final protection. The primary protection would come from the
Over Current protection on the LV supply modules, which is set above the ∼20 Amps. The LV
power cable uses FCi micro TCA connectors, shown in Figure 2.49.
Figure 2.49: FCi micro TCA power connector at the PTC end of the cable.
Two wire-bias mini-crates supply the wire-bias voltages to all 6 signal feedthroughs. Each mini-
crate contains three wire-bias HV modules, with each module supplying all the wire-bias power to
one APA via 8 SHV connector feedthroughs at the CE flange.
Each APA requires three wire-bias voltage connections at +820V, −370V, and −665V, as described
in Section 2.6.3. The remaining five wire-bias voltage lines supply between 1 and 1.5 kV to the
field cage terminations (3) and electron diverters (2). The current on each of these supplies is
expected to be zero at normal operation. However the ripple voltage on the supply must be
carefully controlled to avoid noise injection into the front-end electronics.
RG-58 coaxial cables connect the wire bias voltages from the mini-crate to the standard SHV
ProtoDUNE Single-Phase Technical Design Report

---